Новые ЦАП компании IDT, с сертифицированным JEDEC интерфейсом стандарта JESD204B, предназначены для применения в быстродействующих схемах генерации высокочастотных сигналов, таких приложений как инфраструктура беспроводных сетей поколения 3/4G, телевизионные системы видео высокой четкости и высокотехнологичная контрольно-измерительная аппаратура.

Отличием новой серии являются масштабируемые с коэффициентом х2, х4 и х8 интерполирующие фильтры и возможность синхронизации до восьми последовательных линий интерфейса JESD204B благодаря функции синхронизации с другим устройством (Multiple Device Synchronization — MDS).

DAC1653D, DAC1658D — 16-битные ЦАП с частотой преобразования до 2 GSPS (млрд. выборок в сек.), с типовым значением SFDR (свободный от искажений динамический диапазон) 85 дБ (в полосе пропускания 250 МГц), оснащенные четырьмя линиями последовательного высокоскоростного интерфейса JESD204B, образующих 2-канальный вход посредством 4 дифференциальных линий с частотой преобразования 1 GSPS. Спектральная плотность мощности шума (NSD) у DAC1658D1G5 составляет -164 дБм/Гц, что в полной мере соответствует требованиям спектральных масок для GSM сигнала с несколькими несущими (Multi-Carrier), обеспечивая большую гибкость при проектировании приложения. Приемник интерфейса JESD204B имеет схему компенсации, повышающей надежность соединения. Интегрированный цифровой IQ-модулятор, работающий от тактового генератора с числовым управлением (NCO), с программируемой с разрешением 40-бит частотой и программной подстройкой фазы с разрешением 16-бит.

Интерфейс новых устройств обеспечивает ряд преимуществ по сравнению с традиционными параллельными цифровыми интерфейсами:

• Упрощается трассировка печатной платы
• Снижается уровень радиоизлучения
• Снижается число выводов
• Автоматическая синхронизация соединений
• Возможность компенсации сдвига фазы
• Детерминированное время задержки
• Функция синхронизации с другим устройством (MDS): соответствует требованиям стандарта JESD204B subclass 1
• Гарантированная совместимость со схемами FPGA

Внутренняя архитектура DAC1653D / DAC1658D

Отличительные особенности:

• 2-канальный 16-битный ЦАП
• Максимальная скорость выхода 2 GSPS (млрд. выборок в сек.)
• Соответствует требования стандарта JEDEC JESD204B subclass I
• Возможность синхронизации нескольких устройств (MDS)
• Конфигурируемые в 1, 2 или 4 последовательные входные линии стандарта JESD204B с максимальной пропускной способностью до 10 Гбит/с, с интегрированной схемой согласования и программируемым коэффициентом компенсации (CTLE)
• Максимальная частота на входе 1 GSPS
• SPI-интерфейс (3-х или 4-х проводной режим) для настройки конфигурация и отслеживания статуса
• Регулируемый ток выхода от 10 мА до 30 мА
• Встроенный тактовый генератор с числовым управлением (NCO) — программируемая частота с разрешением 40 бит, подстройка фазы с разрешением 16-бит
• Встроенный датчик температуры
• Схема контроля напряжения смещения (дополнительный 10-битный ЦАП)
• Схема управления режимом пониженного энергопотребления
• Встроенный источник опорного напряжение на 0.7 В
• Встроенная схема сброса по включению питания
• Рабочий диапазон температур -40°C…+85°C
• Низкое активное (DAC1653D) или высокое активное (DAC1658D) состояние на выходе
• Доступны в 56-выводном корпусе VFQFP-N размером 8 х 8 мм

Запросить образцы, средства разработки или техническую поддержку

Документация на DAC1653D, DAC1658D (англ.)