Texas Instruments: OMAP-L138 — ARM процессор с малой потребляемой мощностью

Автор: admin

24 Сен

Процессор ориентирован на маломощные применения и выполнен на основе ядра ARM926EJ-S^TM и DSP-ядра C674x

Процессор отличается существенно более низким энергопотреблением по сравнению с другими представителями платформы DSP-процессоров TMS320C6000^TM. Использование двухядерной архитектуры на основе высокопроизводительных DSP-ядра TMS320C674x и ядра ARM926EJ-S позволят в полной мере воспользоваться преимуществами технологий DSP и RISC.

ARM926EJ-S – 32-битное процессорное RISC ядро, которое исполняет 32- или 16-битные инструкции и обрабатывает 32-, 16- или 8-битные данные. Благодаря применению в ядре конвейеризации все части процессора и система памяти могут работать непрерывно.

Ядро ARM оснащено сопроцессором CP15, модулем защиты, а также блоками защиты памяти данных и памяти программ (MMU) с табличными буферами предыстории. В ядре предусмотрена кэш-память данных и кэш-память инструкций объемом по 16 кбайт каждая. Обе кэш-памяти относятся к типу VIVT, т.е. используют виртуальную адресацию указателей и тегов. Ядро ARM также имеет 8 кбайт ОЗУ (таблица векторов) и 64 кбайт ПЗУ.

DSP-ядро выполнено по архитектуре с двухуровневой кэш-памятью. Кэш-память инструкций 1 уровня (L1P) имеет объем 32 кбайт и относится к типу direct-mapped, а кэш-память данных 1 уровня (L1D) имеет объем 32 кбайт и относится к типу 2-way set-associative. Кэш-память инструкций 2 уровня (L2P) состоит из пространства памяти размером 256 кбайт, которое распределено между памятью программ и данных. Память L2 также имеет 1024 байт загрузочного ПЗУ и поддерживает следующие конфигурации: отображаемая память, кэш-память или их комбинация. Не смотря на то, что память L2 DSP-ядра доступна для ядра ARM и других host-процессоров системы, предусмотрено дополнительные 128 кбайт ОЗУ общей памяти, доступ к которой со стороны host-процессоров не нарушает характеристик DSP-ядра.

К числу встроенных модулей ввода-вывода относятся: MAC-контроллер Ethernet 10/100 Мбит/с (EMAC) с модулем управления вводом-выводом данных MDIO; один интерфейс USB 2.0 OTG; один интерфейс USB1.1 OHCI; два шинных интерфейса I²C; один многоканальный последовательный аудиопорт (McASP) с 16 параллельно-последовательными преобразователями и буферами FIFO; два многоканальных последовательных порта (McBSP) с буферами FIFO; два интерфейса SPI с несколькими выходами выбора микросхем; четыре 64-битных конфигурируемых таймера общего назначения (один из них может работать как сторожевой таймер); конфигурируемый 16-битный интерфейс host-порта (HPI); до 9 банков программируемых линий ввода-вывода (16 линий в каждом) с программируемыми режимами генерации прерываний/событий и мультиплексированием с сигналами других УВВ; три интерфейса UART (каждый с сигналами RTS и CTS); два блока широтно-импульсной модуляции с расширенной разрешающей способностью (eHRPWM); три 32-битных расширенных модуля захвата (eCAP) с поддержкой конфигураций с 3 входами захвата или с 3 вспомогательными ШИМ-выходами (APWM); и 2 интерфейса внешней памяти: интерфейс внешней асинхронной памяти и SDRAM (EMIFA) для доступа к внешней памяти или УВВ пониженного быстродействия, а также более высокобыстродействующий контроллер DDR2/Mobile DDR.

Контроллер EMAC – эффективный инструмент для подключения процессора к сети. Он поддерживает спецификации 10Base-T и 100Base-TX (т.е. скорости 10 и 100 Мбит/сек) в полу- и полнодуплексном режимах. Кроме того, для конфигурации приемопередатчика Ethernet предусмотрен интерфейс MDIO. EMAC поддерживает интерфейсы MII и RMII.

Встроенный контроллер SATA делает возможным подключение к запоминающим устройствам большого объема через высокоскоростной интерфейс. Он поддерживает спецификации SATA I (1.5 Гбит/сек) и SATA II (3.0 Гбит/сек).

Для подключения ко многим типам преобразователей данных, микросхем FPGA и других ИС, которые оснащены высокоскоростным параллельным интерфейсом, предусмотрен блок универсального последовательного порта (uPP). Блок uPP предусматривает конфигурацию формата данных (8 или 16 бит) в каждом из двух каналов. Им поддерживаются скоростные режимы SDR и DDR, а также сигналы START, ENABLE и WAIT.

Для гибкого ввода-вывода видеоданных предусмотрен интерфейс видеопорта (VPIF).